Глава 8. Дешифраторы

Такая система удобна для записи десятичных разрядов в память компьютера, которая как мы уже знаем, работает с двоичными числами. Правда нам придется немного видоизменить правила преобразования таких чисел сложения, вычитания. Линейный или одноступенчатый дешифратор. Второй десятичный разряд и так далее. В зависимости от типа дешифратора, этот сигнал может иметь как уровень логической единицы при этом на всех остальных выходах уровень логического 0, так и уровень логического 0 при этом на всех остальных выходах уровень логической. Предположим, что мы хотим записать. Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, позиционный код. Обозначение дешифраторов на принципиальных схемах показано на рис. Такие четверки байтов называются тетрадами. Промышленностью стран снг, в том числе и россии, выпускаются различные модификации дешифраторов в интегральном исполнении. Такая форма представления числа значительно упрощает операции с десятичными числами и вывод их, на какие ни будь индикаторные устройства. Элементов конъюнкции количество входов каждого элемента и равнои m элементов отрицания. Каждый дешифратор выполнен с управляющими входами, объединенными конъюнктивно. Пятиразрядный дешифратор, выполнен на базе четырех дешифраторов с использованием лишь одного дополнительного инвертора, что достигнуто благодаря наличию входной управляющей логики каждой интегральной микросхемы, имеющий 32 выхода. Схемное обозначение одного из вариантов такого дешифратора приведено на рис. Следовательно, не требуется минимизировать эти функции, каждой функции соответствует только один минтерм, следовательно, количество разрядов двоичного числа - 3, количество выходов -7как следует из таблицы состояния. Дешифратор собран по схеме каскадирования. Однако наличие входов выбора микросхемы позволяет каскадировать дешифраторы. Как следует из рис. Как видим, такой дешифратор имеет три входа данных. Рассмотрим пример реализации дешифратора. Остальные комбинации двоичных разрядов просто не используются. Байтом называют двоичное число имеющее восемь двоичных разрядов. Нетрудно заметить, что входная логика дешифраторов кр1533ид7 позволяет реализовать функцию дешифратора. Для этого на шину адреса мы должны подать этот адрес. Адрес ячейки памяти, в которую необходимо записать байт данных. Из полученных уравнений и схемы дешифратора следует, что для реализации полного дешифратора на m входов переменных потребуются. Для построения такого дешифратора потребуется 12 двухвходовых элементов 2и и три инвертора. Линии обо всех этих шинах мы поговорим дальше более подробно. При этом в первые четыре бита ячейки памяти записывается первый разряд десятичного числа.